OpenAI 昨天在 GPT-6 Astra 的发布文章首页展示了该模型在 KiCad 中处理电路板的演示，我们对此感到十分兴奋。在如此重要的模型发布中看到电子相关的内容亮相，确实让人觉得很有意思。显然，我们离直接通过一个提示词就让 AI 设计出整部手机还有很长一段距离。

昨天OpenAI在发布帖首页放了GPT-6 Astra在KiCad里操作电路板的演示，让我们挺兴奋。电子设计能出现在这种级别的模型发布里，确实很酷。但我们离让AI一句话造出一整部手机还很远。这个演示引出一个我们琢磨已久的问题：怎么衡量AI生成的电子设计到底好不好？

模型对电子学的了解出乎意料

我们的经验是，当前模型对电子学的了解远多于它们在传统设计工具里表现出来的水平。它们读过教科书、数据手册、应用笔记和大量代码。

让智能体操作图形化CAD工具，会花大量时间点击界面、追踪屏幕内容，上下文里塞满坐标、菜单和应用状态。

EEBench改用atopile。电路以声明式代码存在，智能体可以直接操作元器件、连接和电气约束，能在不离开项目的情况下改设计、构建、跑仿真、查看失败原因。这比让模型在GUI里画线有效得多，也让评测能把更多精力放在电子学本身而非计算机操作上。

真实世界很麻烦

有一道公开任务基于住宅电能表。当5V供电消失时，电路要让处理器再活20ms以保存累计读数，受保护轨在这段时间内不能低于处理器的3.0V欠压阈值。大多数模型会凭直觉得出正确的基础结论：加电容。

但真实电容让任务复杂起来。陶瓷电容在施加电压后实际容值可能远低于标称值。器件有公差。增加容值会提高成本、占空间、让电源恢复时充电变慢。按标称值能工作的设计，可能因实际到货的器件而失败。EEBench在仿真中切断输入电源，测量整个断电期间的电压、工作点有效容值、电源恢复过程，以及封装、介质、耐压和成本的限制。

电能表还算容易的任务。在更难的模拟任务里，智能体可能要围绕运放综合一个多反馈低通滤波器，解出电阻电容比值以满足所需极点，并在每个器件都被推到最差公差角后仍然让增益、截止频率和Q值留在限内。测试平台会为这些公差角重建SPICE网表，运行交流和瞬态捕获，把测量结果绑定到命名探针，再对照上下限记录结果。

但算对公式只是电子工程的一部分。EEBench用的是真实厂商器件，规格从数据手册提取并带入SPICE模型。智能体必须找到能在所有公差角下工作的组合，同时选择真实存在、可订购、价格合理的产品。电性能、成本、供货之间的权衡，比从教科书里挑理想值更接近真实硬件设计。这正是我们最感兴趣的部分，因为电子工程归根结底和其他工程学科一样：都是权衡。

评分怎么进行

EEBench的检查完全确定性。它构建提交的设计，建立电路图和物料清单，跑一组SPICE仿真和设计检查。每个需求都会产生一个带限值的测量结果。电能表任务里，测试平台在输入掉电和恢复时测量受保护轨。其他任务测量增益、阈值、纹波、瞬态响应和器件公差角表现。技术分与参考物料清单的成本效率合并计算。电路能工作之后，成本才起作用。

这有点像给编程智能体编译器和测试，只不过测试测的是电压和器件行为。EEBench V1通过仿真覆盖模拟和数字设计，还不能判断模型能否布局、制造并调试完整产品，这部分以后打算加。当前评测集中在需求、设计和验证闭环上，因为这里已经可以客观评判有价值的工程工作。完整方法论和示例结果浏览器都是公开的。

排行榜上看到的情况

9月1日的结果令人鼓舞。Claude Opus 5在EEBench V1的13个任务上拿到61.6%。Grok 4.6以57.1%排第二，略高于Claude Fable 5.1的56.4%。几个月前我们不会想到模型能做得这么好。

排行榜：Claude Opus 5 61.6%，Grok 4.6 57.1%，Claude Fable 5.1 56.4%，Claude Fable 5 54.3%，Claude Opus 4.8 Max 51.4%。

另有一个结果让我们特别高兴：xAI在Grok 4.6的模型卡里收录了EEBench，放在“工程加速”一节，与3D建模和参数化CAD评测并列。他们发布的运行结果把Grok 4.6设为60.0%（xhigh推理强度）。看到前沿实验室用EEBench描述新模型的工程能力，说明这正在变成一个被重视的类别。

Anthropic的模型在这个环境里一直表现不错。Grok的崛起也很有意思。xAI在Grok 4.6发布帖里说，模型接受了高质量工程数据和包括计算机辅助设计在内的领域环境RL训练，它的EEBench结果和这个说法吻合。

我们测过的OpenAI模型排名更低：GPT-5.5得42.3%，GPT-5.6 Sol得39.4%。GPT-6 Astra还没有结果。看到它在KiCad里操作电路板之后，我们很想知道它在这些电路设计任务上表现如何。

训练环境

有了能打分的仿真平台，我们也同时有了电子学RL环境的雏形。同样的检查可以在后训练阶段用作奖励信号。一次失败的运行包含有用信息：能看到哪个电压超限、哪个工作角失败、或者模型是不是用了一个不必要昂贵的方案。这比模型口头说“原理图看起来合理”能给训练循环更多信息。

EEBench是这个工作的一小块公开部分。我们也在开始直接与希望提升模型电子能力的前沿实验室合作。如果你做评测或后训练，可以联系我们获取更大的评测套件和仿真支撑的训练环境。

那到底能不能设计电路板？

对一批有用且不断扩大的电路问题，我们认为答案已经是能。分数同时表明还有很多事要做。OpenAI把PCB选为Astra首批演示之一、xAI在模型卡里收录EEBench，都像是同一件事的早期信号：AI实验室开始认真对待电子学了。

可能很快会有另一个数据点。Elon Musk说Grok 4.7会在几周内推出，用大量SpaceX数据做额外训练，目标是让它特别擅长工程。模型还没出，时间表也可能变动，但如果真如所说，我们会很愿意把它放到EEBench上。

接下来几周应该会很有意思。我们会随着模型进步不断加入更难的任务，也期待看到Astra和下一代模型的表现。

你现在就可以在atopile里试试同样的方法，给智能体一个你一直想做的板子，看它能走多远。

那AI到底能不能设计电路板？其中一些能。我们还不会让它设计心脏起搏器然后盲目装进体内，但已经在路上了。

EEBench由atopile团队构建和资助，公开评测运行的费用由我们自己承担，不出售评测分数。

社区对AI设计PCB的能力整体持审慎乐观态度，多数人认为当前模型仅能胜任简单原理图生成与辅助审校，对复杂布局、模拟/射频设计仍持怀疑；少数人已通过实际项目验证其可用性，并看好未来一年内实现从提示词到成品组装的全流程自动化。

认为AI目前仅适合辅助审校与简单原理图生成，复杂设计仍不可靠

• 多数有实际尝试经验的用户反馈，AI在元件选型咨询、BOM管理、原理图二次检查、库文件整理等辅助工作上表现良好，能捕捉人工容易遗漏的细节，但原理图设计仅对知名元件、低复杂度场景基本可用，PCB布局、模拟/射频等复杂设计错误率高，常出现过度设计或不合理的“ belts-and-suspenders”冗余方案（高赞）
• 有用户提到AI设计电路像“喝醉的猫攻击电脑”，会自信地输出完全无意义的成品，多次尝试均失败，复杂场景下能力快速崩塌，且缺乏资深工程师的隐性经验，容易导致多次打板返工（较多人） > 任何复杂的模拟或射频电路，只要你懂行就能快速发现它的不足，可能Astra会做得更好？但好设计师会融入电路板的很多隐性知识，哪怕嘉立创现在很便宜，你也不想因为模型幻觉而多次改版（@rpcope1）

已有实际成功案例验证AI可完成可用PCB设计

• 部分用户分享真实落地经验：有用Claude Opus 4.8设计的VGA输出电路仅存在一处可飞线修复的错误，最终正常工作；有用KiCAD MCP Server加Codex生成的柔性PCB通过DRC检查；还有用AI辅助选路的设计从想法到实物打样仅耗时1小时，虽有小错误但可焊接修复（较多人）
• 已有工作流可支持从代码描述电路到生成原理图、PCB布局并落地到可工作的硬件，相关开源项目也验证了AI设计PCB的可行性（少数人） > 我让Claude Opus 4.8设计了一个用74系列逻辑和GAL输出VGA图像的教科书级电路，它完成了电路和GAL代码，我负责布线，嘉立创6美元打样回来后只有一处未检出的错误，飞线修复后完全正常工作（@CyLith）

看好AI将在一年内实现PCB设计全流程自动化

• 有用户认为当前模型对数据手册和理论的掌握已足够强，PCB布线虽需考虑电源走线、接地环路、射频技巧等复杂因素，但距离“提示词到完整组装含外壳”的全流程落地不到一年（少数人）
• 结合Astra等模型的计算机使用示例，未来可实现“设计-打印-测试”的闭环，让模型自主完成原型验证迭代（少数人） > 布线PCB远不止连接几根线，要考虑电源走线、接地环路、元件重叠和各种射频技巧，但我相信不到一年就能实现从提示词到含外壳的完整组装（@boznz）

对现有PCB设计AI评测的合理性质疑

• 有用户指出评测的方法论不清晰，未说明每个任务/模型的运行次数，单次运行的结果噪声过大，不具备参考价值；且评测隐含要求模型理解未明确说明的工程约束，实际是在测试模型的隐性先验是否合理，设计合理性存疑（少数人） > 评测的方法论不精确，如果每个任务每个模型只运行一次，那这个结果比有用的噪声还大（@joshka）
• 还有用户调侃此前从未对 human 工程师做过如此精细的能力评测，如今却花大量精力量化LLM能力，逻辑令人困惑（少数人）

有价值的补充

• 给AI提供EAGLE的DTD schema后，可高效操作EAGLE的.sch和.brd文件，完成大量PCB相关文件的编辑工作
• 将纯文本网表和BOM输入LLM进行三重检查，可自动核对引脚、极性、元件规格匹配性、通信配置、总线端接等细节，AI攻克自动布线后将彻底改变PCB设计流程
• 已有研究十年前就让机器学习算法在FPGA上设计出利用芯片独有物理特性、人类无法理解但可工作的电路，提示AI设计可能存在非常规优化路径
• 结合仿真引擎的AI电路助手可同步完成原理图修改、故障排查、仿真配置，当前已有早期测试版本可供用户体验
• AI设计电路常出现过度冗余的方案，需要人工引导简化，类似代码生成中常见的“过度设计”问题