MidstallSoftware在GitHub上开源了一个名为Aegis的FPGA硅项目，该项目致力于提供开源的FPGA硬件解决方案。

GitHub项目：MidstallSoftware/aegis - 开源FPGA芯片项目

项目概述

Aegis是一个从硅片层面完全开源的FPGA项目，由MidstallSoftware团队开发。与现有开源FPGA项目（如IceStorm、Apicula）不同，Aegis不仅提供开源工具链，还实现了从架构设计到芯片制造的完整开源流程。

核心特点

1. 全开源架构

   • 包含可参数化的FPGA器件设计，支持LUT4、BRAM、DSP、SerDes和时钟管理单元
   • 通过开源PDK（工艺设计套件）和wafer.space等晶圆代工服务实现流片

2. 首款器件Aegis Terra 1

   • 采用GF180MCU工艺
   • 资源规格：
     • LUT4：约2880个
     • BRAM（128x8）：128个单元
     • DSP18（18x18 MAC）：64个单元
     • I/O焊盘：224个
     • SerDes：4组
     • 时钟单元：2个（8输出）

3. 完整工具链

   • 支持从设计综合到位流生成的全流程： shell yosys -c synth.tcl # 设计综合 nextpnr-aegis-terra_1 # 布局布线 terra_1-pack # 位流生成 terra_1-sim # 仿真验证

4. ASIC流片支持

   • 提供从RTL到GDSII的完整流程： shell nix build .#terra-1-tapeout # 生成可提交代工厂的GDS2文件

技术架构

• 采用ROHD（Dart HDL框架）生成可综合的SystemVerilog代码
• 类Xilinx架构设计：
  • CLB：LUT4 + D触发器 + MUXCY进位链
  • 分块结构：CLB + 四向路由选择器
  • 配置通过串行移位寄存器链加载

开发与构建

• 基于Nix构建系统（需启用flakes功能）
• 示例构建命令： shell nix build .#terra-1 # 生成IP核 nix develop # 进入开发环境

项目状态

• 许可证：Apache-2.0
• 关注度：93 stars | 1 fork
• 主要语言：Dart（55.1%）、Rust（19.7%）、Nix（14.2%）

该项目代表了开源硬件领域的重要突破，首次实现了从FPGA架构设计到物理实现的完整开源生态。

项目地址

这篇评论主要围绕开源FPGA项目Aegis展开讨论，观点呈现多元化：

1. 支持与赞赏观点

• 认为该项目填补了开源工具链的关键空白："Aegis是首个可审计架构本身的项目，对需要完整信任链的硬件开发者至关重要"（mosaibah）
• 初学者认为项目展示了完整的芯片开发流程："令人惊叹地看到了硅开发的全流程，包括nix依赖和构建步骤"（smj-edison）

2. 技术局限讨论

• 指出开源FPGA普遍缺乏关键IO功能："所有开源项目都缺少优质设计所需的IO，既没有serdes硬件也没有DDR IO单元"（Bluebirt）
• 关注实际性能表现："好奇LUT4架构在密度方面如何与GF180商业产品竞争"（mosaibah）

3. 替代方案对比

• MorphleLogic提出异步门阵列方案："我们制造包含100亿晶体管的晶圆级集成芯片，速度可达12GHz"（morphle）
• 同时指出小规模测试芯片的局限性："像Aegis这样的测试芯片每片约10美元，但终究只是测试芯片"（morphle）

4. 相关补充

• 提醒存在同名开源认证软件："有个同名的开源认证器软件"（dizhn）
• 简单支持表态："太棒了，给我预定几个"（blowback）

注：所有评论均未显示评分（None），主要技术讨论集中在IO功能完整性、架构可审计性和实际量产可行性等方面。