在2026年国际消费电子展上，AMD首次公开展示了Venice服务器CPU和MI400数据中心加速器的实物芯片。Venice采用新型封装技术，配备双IO核心，与之前产品相比有显著改进。

标题：CES 2026：揭秘AMD威尼斯服务器CPU与MI400加速器芯片

在2026年国际消费电子展上，AMD首次公开展示了其威尼斯（Venice）系列服务器CPU和MI400系列数据中心加速器的实体芯片。这两款产品虽在2025年6月的"Advancing AI"活动上公布过参数，但此次是首次实物亮相。

威尼斯系列采用突破性封装技术： - 摒弃自EPYC Rome以来使用的有机基板互连方案，转而采用类似Strix Halo/MI250X的先进封装 - 创新性采用双IO核心设计（传统EPYC为单IO核心） - 包含8个CCD模块，每个模块集成32个Zen 6核心，单封装最高达256核 - 每个CCD芯片面积约165mm²，采用N2制程工艺 - 预计每个Zen 6核心（含4MB L3缓存）面积约5mm²，与Zen 5核心面积相当

双IO核心设计引人注目： - 单个IO核心面积约353mm²，总IO区域超700mm²（较前代400mm²显著提升） - 封装边缘配置8个辅助小芯片（每侧4个），推测用于结构支撑或电源优化

MI400加速器系列亮点： - 巨型封装集成12颗HBM4显存芯片 - 采用"12颗2nm/3nm计算与IO核心"设计 - 基础核心设计延续MI350的双基板架构，但新增上下各两颗专用IO芯片（约220mm²/颗） - 每个基础核心面积约747mm²，推测包含4颗计算芯片（单颗最大180mm²）

产品线扩展计划： 1. MI400家族新增MI440X型号，定位8路UBB机箱的MI300/350替代品 2. 预告威尼斯-X版本，可能首次在高端CCD模块上实现V-Cache堆叠技术 - 若保持缓存比例，256核版本或具备3GB三级缓存 - 此举跳过都灵-X（Turin-X）直接升级引发关注

这两大系列预计将于2026年内正式发布。值得注意的是，它们将共同构成AMD"太阳神AI机架"（Helios AI Rack）的核心算力单元。

（注：原文中的众筹推广及社群链接等非技术内容已按需删减）

总结评论内容如下：

1. 对高核心数的惊叹

   • 多位用户对256核设计表示震撼，认为其性能规模堪比90年代整个数据中心
   • 引用："256 cores on a die. Stunning."
   • 引用："Basically we are about to reach the scale where a single rack...is a whole datacenter from the nineties"

2. 缓存性能的关注

   • 用户计算得出32核CCD可能配备384MB L3缓存，整芯片达3GB
   • 引用："each 32 core CCD would have up to 384MB of L3...3 Gigabytes across the chip"
   • 引用："Good lord!"（表达惊叹）

3. 散热问题的讨论

   • 有用户质疑这种高密度封装是否需要水冷解决方案
   • 引用："How is this sort of package cooled? Seems like you'd need water cooling"

4. 术语解释需求

   • 部分用户希望文章解释专业术语（如CCD指Core Complex Die）
   • 引用："i wish the article would write what 'ccd' is"
   • 引用："CCD = Core Complex Die...connects to IOD"（用户自发解释）

5. 软件生态的质疑

   • 有评论质疑AMD的软件稳定性，认为其生态仍不如CUDA
   • 引用："does AMD have any software to run stable?...cuda is the only thing that doesn’t suck"

6. 怀旧与品牌联想

   • 用户提及2005年AMD Venice处理器引发怀旧
   • 引用："AMD Venice? 2005 is calling!"

7. 对技术媒体的赞赏

   • 用户表达对chipsandcheese填补Anandtech空缺的感谢
   • 引用："appreciate how they fill the Anandtech-shaped void"

（注：所有评论均无评分数据，故未体现认可度差异）