Condor Computing在Hot Chips 2025上展示了其高性能RISC-V核心Cuzco，该核心采用宽乱序执行和现代分支预测技术，定位与SiFive P870和Veyron V1相当，显著超越现有RISC-V核心如阿里T-HEAD C910和SiFive P550。Condor作为Andes Technology的子公司，虽成立时间较短，但凭借Andes的RISC-V设计经验，迅速在RISC-V领域崭露头角。

标题：Condor在Hot Chips 2025上展示Cuzco RISC-V核心

主要内容：

Condor Computing是Andes Technology的子公司，专注于开发可授权的RISC-V核心，其商业模式与Arm和SiFive类似。尽管Condor成立于2023年，相对较新，但Andes在Condor成立之前已有多年RISC-V设计经验。

在Hot Chips 2025上，Condor展示了其Cuzco核心。Cuzco是RISC-V领域的一款高性能核心，具备宽乱序执行、现代分支预测器以及一些基于时间的新技术。它与SiFive的P870和Veyron的V1等高性能RISC-V设计处于同一水平，预计将超越当前市场上的RISC-V核心，如阿里巴巴的C910和SiFive的P550。

Cuzco采用8宽乱序设计，拥有256条重排序缓冲区（ROB），目标时钟频率在台积电5nm工艺下为2 GHz（Slow-Slow）至2.5 GHz（Typical-Typical）。其流水线从指令取指到数据缓存访问完成共有12个阶段，但10个周期的误预测惩罚更能准确描述其流水线长度。

Cuzco的核心设计高度可配置，以适应更广泛的市场需求。核心由可变数量的执行切片组成，客户可以自定义L2 TLB大小、集群外总线宽度以及L2/L3容量。Cuzco核心最多可组成8核集群，通过CHI总线与系统接口，客户可以自带片上网络（NoC）以实现多集群配置。

Cuzco的前端采用复杂的分支预测器，条件分支通过TAGE-SC-L预测器处理。TAGE（Tagged Geometric）技术使用多个表处理不同的历史长度，以提高分支预测的准确性。Cuzco的分支目标缓存由8K条目的分支目标缓冲区（BTB）提供，分为两级。

Cuzco的指令取指逻辑从64 KB 8路组关联指令缓存中获取数据，并通过64条目全关联TLB加速地址转换。指令取指阶段将整个64B缓存行拉入指令缓存队列（ICQ），然后从中提取指令到指令队列（XIQ）。解码器从XIQ中获取指令，每周期最多可处理8条指令。

Cuzco的重命名和分配阶段在前后端之间起到桥梁作用，它不仅执行寄存器重命名和资源分配，还预测指令调度。Cuzco采用基于时间的调度方案，通过时间资源矩阵（TRM）跟踪未来256个周期内各种资源的利用率，以减少调度复杂性并节省功耗。

Cuzco的执行资源按切片分组，每个切片包含一对流水线，支持所有RISC-V指令。每个切片由一组执行队列（XEQ）组成，XEQ的大小可根据客户需求调整。Cuzco还支持256/512位VLEN的向量操作，峰值FP32吞吐量为每周期8个FMA操作。

Cuzco的加载/存储单元拥有64条目的加载队列、存储队列和数据缓存未命中队列。L1D缓存采用物理索引和物理地址（PIPT），地址转换完成后才能访问L1D。Cuzco的L2 TLB为4路组关联，容量可配置为1K、2K或4K条目。每个集群的8个核心共享L3缓存，L3缓存分为多个切片以处理多核带宽需求。

Cuzco的设计在保持RISC-V指令集兼容性的同时，通过创新的调度方案和资源管理，力求在高性能计算领域脱颖而出。

评论内容总结：

1. 静态调度的潜力与挑战：

   • 评论1和评论3讨论了静态调度的可能性及其在实时操作中的潜在应用。评论1提出编译器是否可以标记代码段以实现静态调度，而评论3则质疑其在通用场景下的表现，特别是内存依赖和缓存问题。
     • 评论1引用：“I wonder if it would be possible to have a compiler report ‘this section of the code can be statically scheduled.’”
     • 评论3引用：“Without handling memory dependencies / cache hazards, I’m not so sure how well it will do in general-purpose use cases.”

2. 位操作指令的实用性：

   • 评论4提到高性能计算核心增加了位操作指令，这在低功耗嵌入式核心中很常见，能够节省指令数量。
     • 评论4引用：“They can save a lot of instructions when needed, though.”

3. RISC-V核心的关注度：

   • 评论6指出Andes（Condor的母公司）在RISC-V领域的低调但扎实的发展，并对其最新核心表示期待。
     • 评论6引用：“My sense is they’ve been quietly building a very solid RISCV CPU business with a great IP portfolio.”

4. 设计风险与性能预期：

   • 评论7认为这种微架构设计虽然冒险，但在性能、功耗和面积方面的表现值得关注，但也对静态调度机制在通用计算中的性能表示怀疑。
     • 评论7引用：“Very unlikely to me that this design would have comparable ‘raw’ performance to a design that implements something closer to tomasulo’s algorithm.”

5. 设计细节的疑问：

   • 评论8对设计中重放加载和可变延迟算术指令的实现提出了疑问。
     • 评论8引用：“I guess replaying loads is the really awkward bit. Also how do variable-latency arithmetic instructions work?”

总结：评论主要围绕静态调度的潜力与挑战、位操作指令的实用性、RISC-V核心的关注度、设计风险与性能预期以及设计细节的疑问展开，既有对创新的期待，也有对实际应用中的问题的担忧。